英特爾欲回到其在芯片制造技術上的領先地位

• 2018年12月13日 ZhangHongYuan來源：綜合 1011 64
• 繁體

• 

  投資與產(chǎn)出不成正比，指紋芯片企業(yè)如何做出正確的投資規(guī)劃和戰(zhàn)略選擇？

  風險投資是在創(chuàng)業(yè)企業(yè)發(fā)展初期投入風險資本，待其發(fā)育相對成熟后，通過市場退出機制將所投入的資本由股權形態(tài)轉(zhuǎn)化為資金形態(tài)，以收回投資，取得高額風險收益。全球風險資本市場已進入新一輪快速...

英特爾稱，該公司已經(jīng)掌握將計算電路堆疊在一起的技術，并以快速的連接方式將它們連接在一起，從而能夠?qū)⒏嗟挠嬎汶娐方M裝到單個芯片上。

北京時間12月12日晚間消息，英特爾公司今日宣布，已開發(fā)出一種將計算電路堆疊在一起的方法，希望重新奪回其在芯片制造技術方面的領先地位。

近年來，英特爾在芯片制造技術方面輸給了臺積電等競爭對手。英特爾是全球最大的PC處理器廠商，數(shù)十年來一直遵循著“摩爾定律”，即集成電路上可容納的元器件的數(shù)量，每隔18個月至24個月就會增加一倍。

但是，隨著晶體管縮小到只有幾個納米的距離，英特爾的技術目前已經(jīng)落后于摩爾定律。今年7月份，英特爾不得不宣布把10納米制造工藝推遲到2019年末。

與此同時，英特爾的許多主要競爭對手(如英偉達和高通)早已退出芯片制造業(yè)務，將這部分業(yè)務外包給了臺積電等公司。今年，臺積電推出了最新一代芯片制造技術，搶走了英特爾的制造最小芯片的頭銜。

但如今，英特爾稱，該公司已經(jīng)掌握將計算電路堆疊在一起的技術，并以快速的連接方式將它們連接在一起，從而能夠?qū)⒏嗟挠嬎汶娐方M裝到單個芯片上。

英特爾芯片架構主管拉賈·科杜里(Raja Kosuri)在接受路透社采訪時表示，堆疊以前曾在內(nèi)存芯片中使用，但英特爾是第一家將該技術應用到所謂的“邏輯”芯片中的公司。

柯杜里稱：“近20年來，我們一直在研究這項封裝技術。”英特爾表示，這項堆疊技術將在明年下半年推出。

相關閱讀：英特爾推出全新Sunny Cove CPU架構 提高計算性能

北京時間12月12日晚間消息，加州圣克拉拉，2018年12月12日——在英特爾“架構日”活動中，英特爾高管、架構師和院士們展示了下一代技術，并介紹了英特爾在驅(qū)動不斷擴展的數(shù)據(jù)密集型工作負載方面的戰(zhàn)略進展，從而為PC和其他智能消費設備、高速網(wǎng)絡、無處不在的人工智能(AI)、云數(shù)據(jù)中心和自動駕駛汽車提供支持。

英特爾架構日上發(fā)布的重點內(nèi)容包括：

業(yè)界首創(chuàng)的邏輯芯片3D堆疊：英特爾展示了名為“Foveros”的全新3D封裝技術，該技術首次引入了3D堆疊的優(yōu)勢，可實現(xiàn)在邏輯芯片上堆疊邏輯芯片。

Foveros為整合高性能、高密度和低功耗硅工藝技術的器件和系統(tǒng)鋪平了道路。Foveros有望首次將晶片的堆疊從傳統(tǒng)的無源中間互連層和堆疊存儲芯片擴展到高性能邏輯芯片，如CPU、圖形和人工智能處理器。

該技術提供了極大的靈活性，因為設計人員可在新的產(chǎn)品形態(tài)中“混搭”不同的技術專利模塊與各種存儲芯片和I/O配置。并使得產(chǎn)品能夠分解成更小的“芯片組合”，其中I/O、SRAM和電源傳輸電路可以集成在基礎晶片中，而高性能邏輯“芯片組合”則堆疊在頂部。

英特爾預計將從2019年下半年開始推出一系列采用Foveros技術的產(chǎn)品。首款Foveros產(chǎn)品將整合高性能10nm計算堆疊“芯片組合”和低功耗22FFL基礎晶片。它將在小巧的產(chǎn)品形態(tài)中實現(xiàn)世界一流的性能與功耗效率。

繼2018年英特爾推出突破性的嵌入式多芯片互連橋接(EMIB)2D封裝技術之后， Foveros將成為下一個技術飛躍。

延伸閱讀

推薦閱讀

猜您喜歡